

## ⑪ 公開特許公報 (A)

昭60-169837

⑫ Int. Cl. 1

G 02 F 1/17  
G 09 F 9/00

識別記号

105

府内整理番号

7267-2H  
6731-5C

⑬ 公開 昭和60年(1985)9月3日

審査請求 未請求 発明の数 1 (全4頁)

⑭ 発明の名称 エレクトロクロミック表示素子

⑮ 特 願 昭59-25678

⑯ 出 願 昭59(1984)2月13日

⑰ 発明者 吉池 信幸 門真市大字門真1006番地 松下電器産業株式会社内

⑱ 発明者 近藤 繁雄 門真市大字門真1006番地 松下電器産業株式会社内

⑲ 出願人 松下電器産業株式会社 門真市大字門真1006番地

⑳ 代理人 弁理士 吉崎 悅治

## 明細書

## 1 発明の名称

エレクトロクロミック表示素子

## 2 特許請求の範囲

マトリックス型エレクトロクロミック表示素子の一面素の駆動部に、走査電圧によって導電性が制御されるアドレストランジスタと、該アドレストランジスタによって充電されるコンデンサと、該コンデンサの充電電圧によって導電性が制御されるスイッチングトランジスタを設けたことを特徴とするエレクトロクロミック表示素子。

## 3 発明の詳細な説明

## 産業上の利用分野

本発明は、電気化学的な酸化還元反応を用いたエレクトロクロミック表示素子(ECD)に関し、更に詳しくは、アクティブマトリックスを用いたECDの構成に関する。

## 従来例の構成とその問題点

周知のようにECDは、液晶に比べて表示が鮮明で、視野角依存性のない表示ができ、且つ表示

メモリー機能を有するために消費電力が少なくて済むなどの利点を有する。しかし、表示、消去にイオン伝導を伴う電気化学反応を利用するため、マトリックス駆動をした時に電流のクロストークを生じ、マルチプレキシングが適用できないという不利を有している。そのため考案されたのがアクティブマトリックスによる駆動方法である。例えば、特開昭57-167073には、シリコン基板上にMOS-FETトランジスタを形成したアクティブマトリックスドライブECDが記載されている。このようなアクティブマトリックスドライブECDの等価回路を第1図に示す。同図において $D_1 \sim D_n$ は画素、 $X_i, X_{i+1}$ は行電極、 $Y_{i-1}, Y_i, Y_{i+1}$ は列電極である。この回路において、今 $D_1$ と $D_n$ を表示したい場合には、まず $D_1$ が所望の着色濃度になるまでFETトランジスタ $T_1$ がオン状態となり、その後 $D_n$ が所望の着色濃度にいたるまで $T_n$ をオン状態に保持する必要がある。従ってパネル全面に任意の着色パターンを形成する場合、その動作時間は、ドットの列数( $Y$ の数)には依存しないが、

行数(Xの数)に比例した時間、即ち、

$n_x \times t_0$  (但し、 $n_x$ は行数、 $t_0$ は1ドット表示するのに必要な時間)  
の時間を必要とする。

一般的に、ECDの着色時間は10msecから1sec必要であるから、行数が100行のECDパネルについて考えると、全行を動作させるに必要な時間は、1secから100sec必要となる。

このようなライナスキャン速度の遅い欠点を克服する方法として、第2図の等価回路に示すような素子が考えられる。第2図は一画素についてのみ示したもので、表示速度を早めるために、表示時のトランジスタ $T_n$ がオン状態の時に、画素 $D_n$ に電圧を加えると同時に、コンデンサ $C_n$ にも電荷を蓄積して、トランジスタ $T_n$ がオフになった後にも、コンデンサ $C_n$ に蓄積された電荷で更に $D_n$ を着色させるように構成するものである。しかし、実際には、画素 $D_n$ の着色表示速度(例えば $5ms$ )<sup>2</sup>上げるだけのコンデンサの容量を素子に設けることは不可能である。

第3図は本発明のECD表示素子の一実施例の等価回路で、一画素分を示すものである。図において、Dは画素、 $T_a$ は各素子に設けられたアドレストランジスタ、 $T_s$ はスイッチングトランジスタ、Cはコンデンサである。その動作は、まず行電極 $X_i$ と列電極 $Y_i$ に加えられる走査電圧により選択されたアドレストランジスタ $T_a$ がオン状態となり、これによりスイッチングトランジスタ $T_s$ もオン状態となる。同時にコンデンサCが充電される。このコンデンサCの充電電位により、アドレストランジスタ $T_a$ がオフ状態になった後も、スイッチングトランジスタ $T_s$ はオン状態を一定時間保持し続けることができる。その間に独立した第3の電極 $\text{S}_{\text{v}}$ と対極(アース)間に電流が流れ、ECDの画素Dは表示書き込みを続ける。即ち、この回路によると、行のライナスキャン速度は、コンデンサCの充電に要する時間で済むこととなり、基本的にはECDの表示速度は、行ライナスキャン速度に左右されず、ECD画素の着色速度を早めることができることになる。

上述の欠点は、MOS-FETに限らず、光透明型のFETを用いた素子についても同様に存在する問題である。

#### 発明の目的

本発明は、上述のようにECDにおけるライナスキャン速度の遅いという問題を解決し、表示速度を大幅に早めて実用性の高いアクティブマトリックス駆動のECDを提供することを目的とするものである。

#### 発明の構成

本発明は、上述の第1図に示した従来のECDにおけるスイッチングトランジスタ $T_n$ のほかに各画素の駆動部にアドレストランジスタとコンデンサを設け、走査電圧によって選択した1つのアドレストランジスタを導通状態として、これによってコンデンサを充電し、このコンデンサの充電電圧によってこれに接続されたスイッチングトランジスタをオン状態として別に加えた電源により画素を着色或は消去させるものである。

#### 実施例の説明

次に第3図の等価回路に対応する本発明のECD表示素子の具体的構成例について説明する。

##### 実施例1.

第4図は本発明の表示素子の拡大断面図である。まずガラス基板(1)上に高溫領域で減圧CVD法により約5000Å厚のポリシリコン膜(2)(Pドーブル型)を形成し、熱酸化処理で $\text{SiO}_2$ 層(3)を形成する。パターン化は、通常のホトリソ工程で行なう。ソース電極(4)及びドレイン電極(5)の領域のポリシリコン膜部は、 $\text{As}^+$ インプランネーションにより $\text{Ga}^+$ 層とし、ソース電極(4)、ドレイン電極(5)及びゲート電極(6)は、金属蒸着膜( $\text{Al}, \text{Ni}-\text{Cr}, \text{Mo}$ 等)を用いる。このようにしてスイッチングトランジスタを形成する。このスイッチングトランジスタのゲート電極(6)は、同様にして形成されたアドレストランジスタのドレイン電極と接続され、且つ $\text{SiO}_2$ 層(コンデンサ)を介して電解液に面している。これによって第3図のコンデンサCを形成する。表示極は、スイッチングトランジスタのドレイン電極(5)の金属電極に一部重なる形状で透明電極(ITO)(8)を設け、表

示材料として E C 物質( $WO_3$  或は  $M_2O_3$ )<sup>(9)</sup>を堆積している。トランジスタ部は、 $SiO_2$  の保護膜<sup>(7)</sup>でコートしている。このようにして作られた 20×20 の画素を有する表示基板に対向電極(カーボン電極)<sup>(8)</sup>を設けた背面板<sup>(6)</sup>を対面させ、内部にプロピレン・カーボネートに 0.3M LiClO<sub>4</sub> を溶解した電解質<sup>(3)</sup>を充填して E C D セルを形成する。<sup>(4)</sup>は白色多孔質体である。

実験したところでは、上述の構成において、アドレストランジスタをオン状態にすると、スイッチングトランジスタがオンされ、ソース電極<sup>(4)</sup>の電位が対向電極(アース)<sup>(8)</sup>に対して -0.7V 以下で  $WO_3$  表示部<sup>(9)</sup>の着色反応が生じ、逆電位で消去反応が進行した。アドレストランジスタを一度オン状態とし、アドレストランジスタのゲート電極の電圧をオフとした後も、着色反応が進行することが確認された。着色した表示部は、白色多孔質体<sup>(4)</sup>の背面板により鮮明に表示基板<sup>(1)</sup>側より観察することができた。このようにして 20 行のラインの各トランジスタは、10 msec 内にアドレスすること

ができ、任意パターンの表示には約 500 msec で表示可能であった。

#### 実施例 2.

第 5 図は本発明の他の実施例のスイッチングトランジスタ部と表示部の断面図である。図中、第 4 図と同一機能を有する部分には同一符号を付してある。第 4 図と異なるところは、表示部の E C 物質( $WO_3$ ) が蒸着されていない点にある。即ち、透明電極<sup>(8)</sup>が露出した状態にある。

この表示基板を用いて第 4 図と同様の E C D セルを形成し、セル内部にヘプチルビオロゲンプロマイド 0.3M 水溶液を充填して同様の実験を行なった結果、紫色の表示によるマトリックスドライブの表示素子が得られた。

#### 実施例 3.

実施例 1 に示す表示基板と同一面にポリシリコン TFT を用いて、ゲート及びソース電極(データ線)を駆動するためのシフトレジスタを含む周辺駆動回路を形成し、このシフトレジスタ列により、クロック入力を直接スイッチング電源として

繰り返しマトリックス駆動を行なった結果、比較的応答性の良いマトリックス駆動ができた。この場合、ゲート及びソース電極端子と外部回路との煩雑な配線工程が省略され、端子数の極端に少ない E C D 素子が実現できた。

#### 実施例 4.

実施例 1 の第 4 図において、白色多孔質体<sup>(4)</sup>を取り除き、対向電極<sup>(8)</sup>に透明電極<sup>(8)</sup>上にポリタンゲステンオキサイドを蒸着した膜を用いることにより、光透過型のマトリックス駆動 E C D が実現できた。

#### 実施例 5.

実施例 1 において、TFT トランジスタとしてポリシリコンの代わりに、アモルファスシリコン膜、CdSe 膜を用いても同様にラインスキャンの速いマトリックス駆動を実現することができた。

#### 実施例 6.

実施例 1 における発色材  $WO_3$  の代わりにブルーシンブルー、ペルリンブルー、等の鉄錯体を用いても同様の効果を確認することができた。

#### 発明の効果

以上のように本発明の E C D 素子は、スイッチングトランジスタのほかに、アドレストランジスタと、このアドレストランジスタによって充電されるコンデンサを用いることにより、表示速度を飛躍的に改善することができ、より実用的なマトリックス駆動の E C D を提供することができるものである。

#### 4 図面の簡単な説明


第 1 図は従来のマトリックスドライブ E C D の等価回路、第 2 図はそれを改善するために考えられた従来の回路、第 3 図は本発明の E C D 素子の一実施例の等価回路、第 4 図は本発明の E C D 素子の一実施例の断面図、第 5 図は本発明の E C D 素子の他の実施例の表示部基板の断面図である。

T<sub>a</sub>…アドレストランジスタ、 T<sub>s</sub>…スイッチングトランジスタ、 C…コンデンサ、 D…画素、 (1)…ガラス基板、 (2)…ポリシリコン膜、 (3)… $SiO_2$  層、 (4)…ソース電極、 (5)…ドライン電極、 (6)…ゲート電極、 (7)… $SiO_2$  層、 (8)…透明電極、


10…対向電極、 11…白色多孔質体、 12…背面  
板、 13…電解質。

代理人の氏名 井理士 吉崎 悅尚


第1図




第2図



第3図



第4図



第5図

